(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号 第 25 841 20 号

(45) 発行日 平成9年(1997)2月19日

(24) 登録日 平成8年(1996) 11月21日

(51) Int. CI. *	識別記号	FI		技術表示箇所
G06K 19/07		GD6K 19/00	N	
G11C 5/00	301	G11C 5/00	301 A	
16/06		17/00	530 A	

請求項の数 2 (全7頁)

(21)出顧番号	特顧平2-257375	(73) 特許權者	999999999	
(22)出顧日	平成2年(1990)9月28日		富士写真フイルム株式会社	
(65) 公開番号	特開平4-137078		神奈川県南足柄市中沼210番地	
(43) 公開日	平成4年(1992)5月12日	(72) 発明者	郷原 幸一	
			東京都港区西麻布2丁目26番30号	宫士
			写真フイルム株式会社内	
		(72) 発明者	足立 薫	
			東京都港区西麻布2丁目26番30号	富士
			写真フイルム株式会社内	
		(74) 代理人	弁理士 香取 孝雄	
		審査官	髙松 猛	
	•	1		

(54)【発明の名称】メモリカードにおけるデータ記録方法およびメモリカードシステム

(57) 【特許請求の範囲】

【請求項1】メインメモリにブロック消去型のEEPROMを用いたメモリカードにおけるデータ記録方法において、複数のメモリブロックを備えた前記EEPROMに、そのうちの少なくとも1メモリブロックを何も書き込まれていない状態にある予備ブロックとしておき、

前回までにデータが書き込まれた一のメモリブロックに そのデータの書き換えが行われるアクセスが生じた際

そのメモリブロックと予備ブロックとの間の物理的アド 10 レスの交換を行って、

前回までにデータが書き込まれたメモリブロックのメモリ内容を消去することにより、そのメモリブロックを予備ブロックとして、

予備ブロックから変換されたメモリブロックに今回のア

2

クセスによるデータを書き込んでデータ保持ブロックと して、

データの書き換えを行うことを特徴とするメモリカード におけるデータ記録方法。

【請求項2】メモリカードのメインメモリにブロック消 去型のEEPROMを用いてなるメモリカードシステムにおい て、

このメモリカードシステムは、

複数のメモリブロックを備えた前記EEPROMにて構成されて、そのうちの少なくとも1メモリブロックが何も書き込まれていない状態にある予備ブロックとして構成されたメインメモリ部と、

該メインメモリ部の各メモリブロックの物理的アドレスと、これらメモリブロックにデータが保持されているか否か、それらのデータ保持状態とを記憶するメインメモ

10

3

リ管理メモリと、

外部装置から送られた論理アドレスを読み込んで、その 論理アドレスに相当する前記メインメモリ部のメモリブ ロックを選択するブロック選択部と、

外部装置から送られる制御信号に応動して各部を制御するシステム制御部とを備えてなり、

前記ブロック選択部は、読み込んだ論理アドレスが書き 込みのためのアドレスの場合に、前記メインメモリ管理 メモリに記憶されたそのメモリブロックのアドレスのデータ記憶状態を読み取って判別する判別機能と、

この判別機能による判別の結果が、そのメモリブロックにデータが記憶されていると判断された場合に、前記メインメモリ管理メモリのメモリブロックと予備ブロックとの物理的アドレスをメインメモリ管理メモリに交換して書き込むアドレス交換機能と、

該アドレス交換機能によって予備ブロックから交換されたメモリブロックを、読み込んだ論理アドレスの対象ブロックとして選択する選択機能とを有しており、

また、前記システム制御部は、ブロック選択部のアドレス交換機能によって予備ブロックのアドレスに変換され 20 たメモリブロックのメモリ内容を消去する消去機能を有してなることを特徴とするメモリカードシステム。

【発明の詳細な説明】

技術分野

本発明は、たとえば、画像データや文字データなどの データを記憶するためのメモリカードにおけるデータ記 録方法およびメモリカードシステムに関する。

背景技術

近年、電子スチルカメラ等の画像データやワードプロセッサ等の文字データを記録する媒体として、フロッピ 30 ーデイスクに代わり、半導体メモリを用いたより小型なメモリカードが使用されるようになってきた。

従来、このようなメモリカードには、高速な読み出し、および書き込み行うことができるスタティックRAM (SRAM)が用いられていた。

しかしながら、このSRAMは、揮発性の半導体メモリであるので、バックアップ用の電池が必要であり、また、画像データのように大容量のデータを記憶するものになると高価となって、メモリカードの値段が高くなるという問題があった。

そこで、近年、安価でしかもバックアップ電池の必要がない不揮発性の半導体メモリであるEEPROM(電気的に消去・再書き込み可能な読出専用メモリ)をメモリカードに採用することが検討されている。このEEPROMは、その記憶期間が電池なしで10年間以上の優れており、近年ではSRAMに匹敵する読み出しまたは書き込み速度を備えるようになって、しかも、その値段がSRAMの4分の1程度ものが開発されている。

しかしながら、このEEPROMは、デバイスの性質上、消去を考慮に入れなければならないため、メモリカードに 50

そのためのピンを増やす必要性やメモリカードの使用に対してそれを運用する側での特別の配慮が生じ、従来のSRAMで構成されたメモリカードとの互換性をとることが困難であるということが問題になっていた。

ピンを増やす必要性としては、EEPROMではデータの書き換えを上書きとしては行えず、この場合消去、書き込みの2ステップが必要となるため、SRAMを用いたメモリカードと比較して、そのカードに消去用のピンが必要となる問題があった。

また、特別の配慮が必要である面としては、EPROMの 消去方法に一括消去型(フラッシュタイプ)と、ブロッ ク単位の消去の2種類のタイプがあり、ブロック単位の 消去ができるものではSRAMと同様にブロック単位の書き 換えを行うことができるが、フラッシュタイプを用いる 場合、SRAMのようにブロック単位の書き替えが自由に行 えないという問題があった。

さらに、EEPROMにおいては、その消去、書込み回数が制限されており、たとえば100回~10000回の消去、書込みの制限があり、ブロック消去型のEEPROMでは、1個所に書き込みが集中すると、寿命が極めて早くなるという問題があった。

目的

本発明は、このような従来技術の欠点を解消して、EE PROMを用いたメモリカードでピン数を増やす必要がなく、SRAMを用いたメモリカードとの互換性を図ることができ、かつブロック消去型のEEPROMを用いた場合に、その寿命を長く保持することができるメモリカードの記録方法およびメモリカードシステムを提供することを目的とする。

発明の関示

40

本発明に係るメモリカードの記録方法によれば、メインメモリをブロック消去型のEEPROMを用いたメモリブロックを備えた前記EEPROMに、そのうちの少なくとももアリブロックを備えた前記EEPROMに、そのうちの少なにある予していない状態にある予していない状態にあるでにデータが書き込まれていない状態にあるではあるでにデータの書き換えたわれずロックとの間の物理的アドレスの交換を行って、前回を消去することにより、そのメモリブロックを予備ででにデータが書き込まれたーのメモリブロックを予備でで、でのメモリブロックを予備でいたようで、アクセスによるデータを書き込んで、データ保持ブロックとしてデータの書き換えを行う。

また、本発明に係るメモリカードシステムによれば、 メモリカードのメインメモリにブロック消去型のEEPROM を用いてなるメモリカードシステムにおいて、このメモ リカードシステムは、複数のメモリブロックを備えた前 記EEPROMにて構成されて、そのうちの少なくとも1メモ リブロックが何も書き込まれていない状態にある予備ブ

ロックとして構成されたメインメモリ部と、該メインメ モリ部の各メモリブロックの物理的アドレスと、これら メモリブロックにデータが保持されているか否か、それ らのデータ保持状態とを記憶するメインメモリ管理メモ リと、外部装置から送られた論理アドレスを読み込ん \で、その論理アドレスに相当するメインメモリ部のメモ リブロックを選択するブロック選択部と、外部装置から 送られる制御信号に応動して各部を制御するシステム制 御部とを備えてなり、前記ブロック選択部は、読み込ん だ論理アドレスが書き込みのためのアドレスの場合に、 前記メインメモリ管理メモリに記憶されたそのメモリブ ロックのデータ記憶状態を読み取って判別する判別機能 と、この判別機能の判別結果が、そのメモリブロックに データが記憶されていると判断された場合に、メインメ モリ管理メモリのメモリブロックと予備ブロックとの物 理的アドレスをメインメモリ管理メモリに交換して書き 込むアドレス交換機能と、このアドレス交換機能によっ て予備ブロックのアドレスから交換されたメモリブロッ クを、読み込んた論理アドレスの対象ブロックとして選 択する選択機能とを有しており、また、前記システム制 20 御部は、ブロック選択部のアドレス交換機能によって予 備ブロックのアドレスに変換されたメモリブロックのメ モリ内容を消去する消去機能を有する構成によって、メ モリブロックに書き換えが生じた場合に、メモリブロッ クを順次交換して各メモリブロックの使用回数を平均化 している。

実施例の説明

次に、本発明に係るメモリカードにおける記録方法およびメモリカードシステムの一実施例を図面を参照して詳細に説明する。

この実施例におけるメモリカードMは、第1図に示すように、データを記憶するためのメインメモリ部10と、このメインメモリ部10の書き込み制御、または読み出し制御を行うための制御部20とから構成されている。このメモリカードMは、電子スチルカメラまたはその再生装置等の外部装置にコネクタ22を介して装着自在となっている。

メインメモリ部10は、ブロック消去型のEEPROM(電気的に消去・書込可能な不揮発性メモリ)によって構成されている。このEEPROMは、複数のメモリブロック1.
2...を備えており、それらメモリブロックは、それぞれ、たとえば1画面分の画像データが記憶される1クラスタ単位となっている。メインメモリ部10は、その複数のクラスタ1、2..のうちの少なくとも1クラスタがでも書き込まれていない状態にある予備クラスタが何も書き込まれていない状態にある予備クラスタがでいる。この予備クラスタは、データが保持しくなっている。この予備クラスタは、データが相による。詳しくは、第2図に示すように、たとえば、上書きのアクセスがクラスタ1に生じた場合、そのクラスタ1の物理アドレスAと予備クラスタ4の物理アドレスDを交換して、

今回のデータをアドレスAとなったクラスタ4に書き込み、アドレスDとなったクラスタのデータを消去して、クラスタを入れ換えることにより、書き換えを行う。これにより、メインメモリ部10内には、常に1個以上の予備クラスタが存在するようになっている。これらクラスタ1、2...は、それぞれ消去信号が供給されると、記憶された内容がすべて"1"の状態となってデータが消去される。

再び第1図において、制御部20は、アドレスおよびデータの入出力処理を行うための入出力制御部24と、データの書き込みまたは読み出しの際に、メインメモリ部10の該当クラスタを選択するクラスタセレクト部26と、メインメモリ部10の各クラスタ1、2...の物理的アドレスおよびそのデータ記憶状態を管理するためのメインメモリ管理メモリ28と、選択されたクラスタの下位アドレスを制御するためのアドレス制御部30と、こられ各部24~30を制御するためのシステム制御部32とを備えている。

入出力制御部24は、コネクタ22を介して外部装置から送られる書き込みまたは読み出しのためのアドレスを読み込んでクラスタセレクト制御部26へ転送するアドレスレジスタと、外部装置とメインメモリ部10との間にてデータの受け渡しを行うためのデータレジスタとを備えている。これらレジスタは、システム制御部32から送出されるタイミング信号TSに応動して動作する。

クラスタセレクト制御部26は、入出力制御部24を介して転送されたアドレスに従って、メインメモリ部10の該当クラスタ1、2...を選択する回路である。この実施例におけるクラスタセレクト制御部26は、読み込んだアドレスが書き込みのためのアドレスの場合に、メインメを理メモリ28に記憶されたそのクラスタのデータ記憶に記憶されたそのクラスタのデータ記憶されていると判断された場合に、メインメモリ管理メモリ28に交換して書き込むアドレス交換機能と、このアドレス交換機能によって交換されたクラスタを、読み込んだ論理アドレスの対象クラスタとして選択する選択機能とを有している。

メインメモリ管理用メモリ28は、不揮発性RAMなどの不揮発性メモリによって構成されており、外部装置からカードMを取り外した場合にも、その記憶内容を保持しているメモリである。このメインメモリ管理用メモリ28は、メインメモリ部10の各クラスタ1.2...の物理アドレスに対応してその各クラスタにデータが保持されているか否かを記憶している。この場合、たとえば、データが保持されている場合は、該当アドレスに"1"のフラグが書き込まれており、データが保持されていない場合は、そのアドレスに"0"のフラグが書き込まれており、書き込みまたは消去の際に、そのフラグが書き込まれる。

50

30

40

40

アドレス制御部30は、アドレスカウンタによって構成されている。このアドレス制御部30は、システム制御部32から送出されるタイミングクロックをカウントして、クラスタセレクタ制御部26にて選択されたクラスタの各バイト毎の読み出しまたは書き込みのための下位アドレスをメインメモリ部10へ送出する回路である。

システム制御部32は、コネクタ22を介して外部装置か ら送られる書き込みのためのライト信号と、読み出しの ためのリード信号とが供給されて、それぞれ書き込みま たは読み出しの制御を行うための制御信号を上記各部24 10 ~30へ送出する。詳しくは、コネクタ22を介して制御信 号が供給されると、メインメモリ部10およびクラスタセ レクト制御部26へ読み出しまたは書き込みを区別するた めの識別信号ISを送出して、同時に、外部装置側へ処理 中を示すBUSY信号を送出する。入出力制御部24へはデー タの書き込みまたは読み出しのためのタイミング信号TS を送出して、この信号に同期してアドレス制御部30とメ インメモリ部10ヘタイミングクロックTCLKを送出する。 また、このシステム制御部32は、上書きのアクセスが生 じて、メインメモリ管理メモリ28にて物理アドレスの入 20 れ換えが行われた場合、クラスタセレクト制御部26から 送出される入換信号SSを受けることにより、メインメモ リ管理メモリ28にて予備クラスタのアドレスとなったデ 一タ保持クラスタの消去を行うための制御を行う。この 場合、メインメモリ管理用メモリ28から予備クラスタの アドレスを読み出して、クラスタセレクタ制御部26へそ のアドレスを送出して、消去クラスタを選択させ、メイ ンメモリ部10へ消去信号を送出して予備ブロックを形成 する。

この制御部20を外部装置に接続するコネクタ22は、ア 30ドレスおよびデータが伝送されるアドレスデータ兼用バス100と制御信号が伝送される制御バス110に接続するための端子を有している。

アドレスデータ兼用バス100は、書き込みまたは読み出しのためのアドレスと、書き込みアドレスに続いて送られるデータとをメモリカードMへ伝送して、読み出されたデータを外部装置へ伝送する。制御バス110は、書き込みのためのライト信号と、読み出しのためのリード信号とをメモリカードMへ伝送して、システム制御部32から送出されるBUSY信号を外部装置へ伝送する。

次に、上記構成におけるメモリカードMの動作および その記録方法を説明する。

まず、操作者は、メモリカードMを、そのコネクタ22を外部装置のアドレスデータ兼用パス100および制御パス110へ接続することにより、外部装置に装着する。次いで、外部装置が電子スチルカメラ等のようにデータの記録を行う装置の場合、メモリカードMに制御パス110からライト信号が送られると、システム制御部32は、その信号がライト信号かリード信号かを判断して、入出力制御部24へアドレスを読み込むためのタイミング信号TS 50

を送出して、同時に、クラスタセレクト制御部26へ書き 込みを示す識別信号を送出する。これにより、入出力制 御部24は、外部装置から書込アドレスが送られると、ア ドレスレジスタにそのアドレスを読み込んで、読み込ん だアドレスをクラスタセレクト制御部26へ転送する。ク ラスタセレクト制御部26は、書込アドレスを読み込む と、メインメモリ管理用メモリ28からそのアドレスに該 当するクラスタのデータ記憶状態を読み取って、そのア ドレスに前回までのデータが保持されているか否かを判 断する。その判断結果が、データを保持していない状態 である場合、クラスタセレクト制御部26は、そのクラス タの先頭アドレスを指定するクラスタ選択 信号をメイン メモリ部10へ送出する。次いで、外部装置から書込デー タが送出されると、入出力制御部24は、そのデータレジ スタにデータを読み込んで、システム制御部32から送出 されるタイミング信号TSに同期してメインメモリ部10へ 送出する。このときシステム制御部32は、アドレス制御 部30と、メインメモリ部10へ書き込みのためのタイミン グ信号TCLKを送出する。これにより、メインメモリ部10 は、入出力制御部24から送出される書込データをクラス タセレクト制御部26にて選択されたクラスタに、アドレ ス制御部30のアドレス信号に従って順次1パイトづつ書 き込んでいく。書き込みが終了すると、システム制御部 32は、メインメモリ管理用メモリ28の該当アドレスに "1"のフラグを書き込んで、外部装置へ送出しているBU SY信号を解除して、次の命令待ち状態となる。

また、外部装置からのアクセスが上書きの場合、この アドレスを入出力制御部24から受けたクラスタセレクト 制御部26は、メインメモリ管理用メモリ28からそのアド レスのデータ保持状態を読み取って、そのアドレスのク ラスタにデータが書き込まれていることを判断する。こ れにより、クラスタセレクト制御部26は、アクセス先の クラスタと 予備クラスタの 物理的アドレス を交換してメ インメモリ管理用メモリ28に書き込み、その予備クラス タから変換されたクラスタ をデータの書き込み先として アクセスする。また、同時にクラスタセレクト制御部26 は、システム制御部32に入換信号SSを送出する。システ ム制御部32は、入出力制御部24へタイミング信号TSを送 出するとともに、アドレス制御部30とメインメモリ部10 ヘタイミングクロックTCLKを送出する。これにより、外 部装置から供給される書込データが入出力制御部24のデ ータレジスタを介してメインメモリ部10における予備ク ラスタから変換されたクラスタへと順次1 パイトづつ書 き込まれていく。この書き込みが終了すると、システム 制御部32は、メインメモリ管理用メモリ28から予備クラ スタに変換されたクラスタのアドレスを読み取ってクラ スタセレクト制御部26へ送出する。これにより、クラス タセレクト制御部26は、予備セレクタに変換されたクラ スタを選択する。そして、システム制御部32は、メイン メモリ部10へ消去信号を送出する。この結果、予備クラ

スタへ変換されたクラスタのメモリの内容が消去される。消去が終了すると、システム制御部32は、BUSY信号の解除を行って次の命令待ちとなる。

このように、この実施例においては、外部装置からは 実質的な消去の命令信号が供給されず、そのためにメモ リカードMのコネクタ22に消去のためのピンを増加させ る必要がない。この結果、ハード的に、SRAMを用いたメ モリカードと互換性を図ることができる。また、この実 施例においては、データの書き換えの際に、クラスタの 交換を行うので、クラスタを平均的に使用することがで き、したがって、1つのクラスタに書き換えが集中する ことがなく、EEPROMすなわちメモリカードMの寿命を長 く保持することができる。

また、メモリカードMを装着した外部装置が再生装置 の場合は、制御バス110からリード信号が供給される。 このリード信号を受信したシステム制御部32は、クラス タセレクト制御部と、メインメモリ部10へ読み出しの際 の識別信号ISを送出して、入出力制御部24へ読み出しの 際のタイミング信号TSを送出する。これにより、入出力 制御部24は、外部装置から送出された読出アドレスをア 20 ドレスセレクト制御部26へ転送する。クラスタセレクト 制御部26は、読出アドレスを受けると、そのアドレスの セレクタを選択するための信号をメインメモリ部10へ送 出する。このとき、システム制御部32は、アドレス制御 部30とメインメモリ部10へ読み出しのためのタイミング クロックTCLKを送出する。この結果、メインメモリ部10 の該当クラスタからデータが1パイトづつ読み出され て、入出力制御部24を介して外部装置へ伝送される。読 み出しが終了すると、システム制御部32は、BUSY信号を 解除して命令待ち状態となる。

なお、上記実施例においては、書き換えの際に、クラスタを変換した後に、データを書き込んで、予備クラスタの消去を行っているが、クラスタを変換した後に、予備クラスタの消去を行ってからデータを予備クラスタから変換されたクラスタに書き込んでもよい。

め 果

以上詳細に説明したように本発明におけるメモリカー*

* ドの記録方法およびメモリカードシステムでは、 ブロッ ク消去型のEEPROMを用いて、その複数のメモリブロック のうち少なくとも1つのメモリブロックを予備プロック としておいて、上書きを行うアクセスが生じた場合に、 そのアクセスの対象のメモリブロックと、予備ブロック の物理的アドレスの交換を行って、予備ブロックから変 換されたメモリブロックに今回のデータを書き込んで、 予備ブロックのアドレスに変換されたメモリブロックの 内容を消去することにより、メモリブロックを順次交換 しつつ書き換えを行っている。したがって、外部装置か らは実質的な消去の命令信号が供給されず、そのために メモリカードにピンを増加させる必要がない。この結 果、ハード的に、SRAMを用いたメモリカードと互換性を 図ることができる。また、データの書き換えの際に、メ モリブロックの交換を行うので、メモリブロックを平均 的に使用することができ、 1 つのメモリブロックに書き 換えが集中することがなく、EEPROMすなわちメモリカー ドの寿命を長く保持することができるという優れた効果

10

0 【図面の簡単な説明】

を奏する。

第1図は本発明によるメモリカードの一実施例を示すブロック図。

第2図は、本発明の実施例におけるメモリカードの記録 方法を示す概念図である。

主要部分の符号の説明

M……メモリカード

1,2……クラスタ(メモリブロック)

10……メインメモリ部

20……制御部

30 22……コネクタ

24……入出力制御部

26……クラスタセレクト制御部

28……メインメモリ管理用メモリ


30……アドレス制御部

32……システム制御部


100……アドレスデータバス

110……制御バス

【第1図】



【第2図】





THIS PAGE BLANK (USPTO)